브로드컴이 메타에는 커스텀 AI 가속기(XPU) 설계·패키징·네트워킹을, 삼성전자에는 그 칩을 만들 파운드리·메모리 공급을 동시에 묶으며 AI 반도체 공급망 한복판에 서는 구조를 정리한다.
삼성전자가 TV·냉장고를 파는 가전회사에서 메모리 한 품목의 가격에 실적이 흔들리는 반도체회사로 무게중심을 옮긴 이유를, DX·DS·SDC·Harman 네 사업 구조와 2026년 상반기 실적으로 짚는다.
CoWoS 배정 비율은 세기 쉬워서 시장이 그것부터 센다. 그런데 HBM4에서 실제로 달라진 건 메모리 스택 맨 밑 다이가 D램 팹을 떠나 선단 로직 팹으로 옮겨간 것이고, 그 팹은 AI 가속기 다이가 이미 줄을 서 있는 곳이야.
첨단 패키징이 AI 칩 공급의 병목이라면 그 공정을 전업으로 하는 회사가 값을 받아야 하는데, 후공정 전업 회사의 마진은 내려가고 설비투자 강도만 올라간다. 병목의 값이 어디로 가는지를 두 회사의 손익계산서로 짚는다.
지금 애리조나·베트남·삼성 2나노 라인에 들어가는 첨단 패키징 기법은 전부 2.5D 세대의 것인데, SK하이닉스가 학술지에 낸 로드맵은 그다음 자리를 3D 이종 집적과 광 인터포저로 잡는다. 배정 비율이라는 자가 언제까지 쓸 만한지를 짚는다.
병목이 웨이퍼에서 첨단 패키징으로 옮겨갔다는 말은 증설에 들어가는 돈을 보면 잘 서지 않는다. 여러 회사가 동시에 돈을 넣는 마디와 그렇지 않은 마디를 갈라 보고, 아무도 세지 않는 세 번째 마디를 짚는다.
첨단 패키징에서 시장이 세는 숫자는 캐파 배정 비율이지만, 배정은 라인이 붙으면 풀리고 규격은 안 풀린다. TSMC가 파일럿 라인 패널을 하나로 정한 뒤 장비·소재 업체가 무엇을 기준으로 다음 투자를 잡게 됐는지 짚는다.
한국이 세계 최초로 상용화한 패널레벨패키징(PLP)이 정작 국내 표준 없이 대만 TSMC 진영에 주도권을 넘겨줄 수 있다는 우려를 정리한다. 웨이퍼는 300mm로 통일됐지만 PLP 패널 사이즈는 30종을 넘고, TSMC는 310×310mm 하나로 정해 장비·소재·후공정 업체를 결집시켰다.
TSMC가 로직 칩엔 이미 쓰는 하이브리드 본딩을 HBM 패키징엔 아직 안 쓰는 이유와, 협력사에 요청한 5μm급 범프가 겨냥하는 JEDEC 규격·SK하이닉스 로드맵을 짚는다.